资料下载

当前页面: 首页 > 资料下载 > 正文

毕业论文Timer design VHDL FPGA

2020-02-02 04:52
关键词: EDA FPGA 数字钟
资料格式: zip
资料大小: 479744
授权方式: 5 积分 (如何获取积分)
简介: 工控网提供“毕业论文Timer design VHDL FPGA ”免费资料下载,主要包括EDA技术的介绍、多功能计数器的总体构思、多功能计数器各模块的详细设计等内容,可供学习使用。
下载该资料需要您登录本站,并通过手机号码认证。
关键字:EDA / FPGA / 数字钟
推荐阅读

点击显示更多内容

我来评价

登录|注册

发表评论

评论